⑲ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-23171

@Int_Cl_4

識別記号

庁内勢理番号

❸公開 昭和62年(1987)1月31日

H 01 L 29/78 29/52

8422-5F

審査請求 未請求 発明の数 3 (全13頁)

図発明の名称

電気接点とその製造方法とその電気接点を使用するトランジスタ

20特 願 昭61-65571

23出 願 昭61(1986)3月24日

優先権主張

1985年7月22日 日本国(US) 19757582

79発 明 者

顖 人

①出

リチヤード・エイ・ブ

アメリカ合衆国カリフオルニア州94022・ロスアルトス

ランチヤード

モラドライブ 10724

⑫発 明者 ジェームズ・ディ・プ

ラマー

アメリカ合衆国カリフオルニア州94040・マウントビュー

マウントバーノンコート 1940、ナンバー16 アメリカ合衆国カリフオルニア州95054・サンタクララ

シリコニツクス・イン

ローレルウツドロード 2201

コーポレイテツド

砂代 理 人 弁理士 大島 陽一

1. 発明の名称

電気接点とその製造方法とその電気接点を使用 するトランジスタ

- 2. 特許請求の範囲
- (1) 基層に溝をエッチングする過程と、

前記基層の隣内に電気接点を形成するべく導電 性材料の圏を前記満内に被着させる過程

とからなることを特徴とする電気接点製造方法。

- (2) 基層が半導体材料からなることを特徴とす る特許請求の範囲第1項に記載の電気接点製造方 法。
- (3) 基層がシリコンからなることを特徴とする 特許請求の範囲第1項に記載の電気接点製造方法。
- (4) 異方性エッチングによって溝を形成するこ とを特徴とする特許請求の範囲第3項に記載の電 気接点製造方法。
- (5) 水酸化カリウム(KOH) を用いて異方性 エッチングを行うことを特徴とする特許請求の範 囲第4項に記載の電気接点製造方法。

- (6) 基層の配向が[100]であることを特徴 とする特許請求の範囲第5項に記載の電気接点製 造方法。
- (7) 導電性材料がアルミニウムであることを特 徴とする特許請求の範囲第1項に記載の電気接点 製造方法。
- (8)第1の比抵抗を有する基層にゲートを形成 U.

前記第1の比抵抗に相対する第2の比抵抗を有 する第1の領域を形成し、

前記第1の領域内に前記第1の比抵抗を有する 第2の領域を形成した後に、前記基層に満をエッ チングして、前記溝に被着される導電性材料によ って前記第1の領域と第2の領域とを電気的に接 触させることを特徴とする特許請求の範囲第1項 に記載の電気接点製造方法。

- (9) 溝の底部を平坦に形成することを特徴とす る特許請求の範囲第8項に記載の電気接点製造方 法。
- (10) 満の壁部が1点に集中していることを特

徴とする特許請求の範囲第8項に記載の電気接点 製造方法。

(11)溝の底部を平坦に形成することを特徴とする特許請求の範囲第1項に記載の電気接点製造方法。

(12) 溝の壁部が1点に集中していることを特徴とする特許請求の範囲第1項に記載の電気接点製造方法。

(13) 溝が形設されている半導体基層と、

前記溝に於て前記半導体基層と電気的に接触するように前記溝内に設けられた導電性材料の層

とからなることを特徴とする電気接点。

(14)半導体基層がシリコンからなることを特徴とする特許請求の範囲第13項に記載の電気接点。

(15)基層が第1の比抵抗を有し、前記第1の型比抵抗に相対する第2の比抵抗を有し、かつ溝を包囲する第1の領域と

前記第1の領域内に形成された前記第1の比抵 抗を有する第2の領域とからなり前記溝内の導電

かつ絶縁層が窒化シリコンからなることを特徴と する特許請求の範囲第16項に記載のトランジス タ。

(19) 絶縁層が更に二酸化シリコンからなることを特徴とする特許請求の範囲第18項に記載のトランジスタ。

(20)ゲート領域かケイ化物からなることを特徴とする特許請求の範囲第16項に記載のトランジスタ。

(21) 溝の底部が平坦であることを特徴とする 特許請求の範囲第20項に記載のトランジスタ。 3. 発明の詳細な説明

〈産業上の利用分野〉

本発明は半導体基圏に形成された領域への電気接点を形成する方法に関する。

〈従来の技術〉

半導体基層内の不純物濃度の異なる領域に金属を結合させることは公知である。ここで金属とは、 多結晶シリコンのような導電性材料を含むものと する。 性材料の層によって前記第1の領域と第2の領域 とが電気的に接触していることを特徴とする特許 請求の範囲第13項に記載の電気接点。

(16)第1の比抵抗を有し、満が形設されている半導体基層と、

前記第1の比抵抗と相対する第2の比抵抗を有 し、前記溝を包囲する第1の領域と、

前記第1の比抵抗を有し、前記第1の領域内に 形成された第2の領域と、

前記第1の領域と第2の領域とに電気的に接触 する前記溝内に設けられた金属層と、

前記基層の前記第1の領域の上方の部分に設けられた絶縁層と、

前記絶縁圏の上方に形成されたゲート領域 とからなることを特徴とするトランジスタ。

(17)ゲート領域が多結晶シリコンからなり、かつ絶縁層が二酸化シリコンからなることを特徴とする特許請求の範囲第16項に記載のトランジスタ。

(18)ゲート領域が多結晶シリコンからなり、

第1a図は、従来技術による構造からなる二重 拡散MOS(DMOS)トランジスタの断面図で ある。DMOSトランジスタは、順に加えられる 不純物の拡散が共通の縁部、または境界に於いて 相違することをを利用してチャネル長が郭定される。

第1a図のトランジスタ10はN型基層14内に拡散されたN⁺ドレイン12dを有する。N型またはB型基層14にはP領域16が含まれる。P領域16内にはN⁺ソース12sが設けられている。P領域16の部分の上にはゲート絶縁層18が配置され、かつゲート絶縁層18の上には多結晶シリコンゲート12gが配置される。周知のように、トランジスタ10の閾値電圧以上の電圧がゲート12gに印加されると、ソース12sとドレイン12dとの間を電流が流れる。

第1 a 図には金属接点22及び24が示されている。金属接点24はソース領域12 S及びP領域16と電気的に接続し、かつ金属接点22はドレイン12 dと電気的に接続している。更に、第

3の金属接点(図示せず)が多結晶シリコンゲート12gと電気的に接続している。

第1a図示のトランジスタの従来技術による変形例を第1b図に示す。第1b図に示すトランジスタ50に於ては、ドレインとして作用するN⁺ 基層52が、それよりも不純物濃度が低いN(は ちょったのでに配置されている。N領域56内には一分でのN⁺ 領域56のが設けられている。N(は 上)が、 第1b図に於ては2個のは、 第1b図に於ては2個のでは、 第1b図に於いて連続する。N⁺ 領域58、60は して図示されているが、 従来技術によれば、 基層 の表面に於いて連続する Bトランジスタもある。N⁺ 領域58、60は トランジスタ50のソースを形成する。

P⁺ 領域56から延長するP領域57の上に絶 縁層62及び64が設けられている。絶縁層62、 64の上には多結晶シリコンゲート66、68が ある。ゲート66、68は別個のものとして図示 されているが、従来技術によれば、基層の表面に 於て連続する単一の領域とすることもできる。同

接点の領域の寸法を第1C図に示す。同図に示すように、例えば金属接点70のような一般的な電気接点は本体接点、即ちP⁺ 領域56aへの接点のために6μの幅を有し、かつ更にその両側にソース領域58、60と充分に接触し得るように3μの幅を有する。接点の寸法をこのようにすれば、位置合せの誤り、側方への拡散及び例えば不十分なエッチング、過剰のエッチング及びマスクの変形のようにデバイスの全体寸法を計算する際にオーム接点が得られる。

従って、一般的なDMOSデバイスのセルの寸法は20μ乃至40μの範囲内である。電気接点の寸法を減少させることができれば、DMOSデバイスの寸法を減少させることができるので、DMOSデバイスの価格を減少させることができる。 〈問題点を解決するための手段〉

本発明によれば、トランジスタの電気接点を組立る方法は、N型エピタキシャル層が形成されているN型基層を有するウェハを提供する過程と該

様に、絶縁層62、64を連続する単一の層として形成することができる。多結晶シリコンゲート 66、68の電圧がトランジスタ50の閾値電圧 以上になると、ドレイン領域52とソース領域5 8、60との間を電流が流れる。

第1 b図に示すように、トランジスタ50からソース電流を伝導する金属接点70が設けられている。別の金属接点(図示せず)が、ゲート領域66、68と電気的に接続している。このトランジスタは一般に垂直型DMOSトランジスタと呼ばれる。

周知のように、第1a図のトランジスタ10及び第1b図のトランジスタ50のようなデバイスを組立る場合には、できる限り表面を小さくするのが望ましい。これは処理されたシリコンが高価であり、かつ周ーの機能を持つデバイスを小さくすればする程その価格を安くすることができるからである。

第1 b 図示の金属接点70のような電気接点は 比較的大きな表面領域を占有する。一般的な電気

ウェハに二酸化シリコン圏を被替する過程とから なる。

次に、従来技術を用いて二酸化シリコン層をエッチングし、トランジスタの活性領域を形成する窓層域を残す。その後に、前記窓領域にゲート、領層及び多結晶シリコンゲート領域を形成しておりて、第1のイオン注入のイオン注入のではよって、第1のイオン注入のでは、かつ第2の N 領域によって、数程 アウェルを形成する。更に、ピタキングを行なって、カウェルを形成する。別のの溝はアウェル及びN 領域を貫通する。

次に、このウェハにP型イオンを用いて第3のイオン注入処理を行うことにより、Pウェル即ちトランジスタ本体領域が溝の底部まで形成される。しかし、この第3のイオン注入処理は、N型ソースをカウンタドープするのには充分ではない。次に、アルミニウムまたはその合金の金属層を用い

てソース及び本体領域のオーム接点を形成する。 このようにして、表面積がより小さい電気接点を 有するトランジスタが提供される。

以下に添付図面を参照しつつ、実施例に基づいて本発明を詳細に説明する。

〈実施例〉

本発明の実施例によれば、垂直型DMOSトランジスタを形成するための方法は、最初に約0.005 0

第2a図には、その上にN型エピタキシャル圏 102を成長させたN型基層100が示されている。一般にN型基層100及びエピタキシャル圏

絶縁層110をウェハの上に形成し、かつ多結晶 シリコン層112をゲート絶縁層110の上に被 替させる。

本発明の実施例に於ては、ゲート絶縁層110は約500万至1000人の範囲内の厚さを有する二酸化シリコンからなり、かつ例えばウェハを酸素または水蒸気の雰囲気内で約900万至1100℃に約0.5万至2時間加熱することによって形成される。本発明の別の実施例に於ては、ゲート絶縁層110は二酸化シリコンと窒化シリンとの組合せを成長させまたは被替させることによって形成される。多結晶シリコン層112は一般に4000万至6000人の厚さを有し、例えば減圧気相成長技術によって形成される。

多結晶シリコン暦112は、一般にリンを不純物として加えて比抵抗を約30乃至50Ω cmとし、更に従来のフォトリスグラフィ技術を用いてマスクしてトランジスタゲート構造を郭定する。次に、多結晶シリコン暦112の露出部分を、例えばふ(1行余白)

102の結晶配向は[100]である。

次に、絶縁層104をN型エピタキシャル層102上に形成する。本発明の1実施例に於ては、 絶縁層104は厚さ3000万至8000条の二酸化シリコン層であって、例えば前記ウェハを酸素雰囲気の中で約3万至6時間、約1050万至 1200℃の温度に加熱することによってN型エピタキシャル層102の上に熱成長させる。別の方法によれば、絶縁層104は900万至110 での水蒸気の中に〇.5万至2時間置くことによって成長させることができる。本発明の別の、または二酸化シリコンとの組合せからなる。

次に、絶縁層104を従来のフォトリソグラフィ技術を用いてマスクし、トランジスタとなるべき活性領域を露出させる。二酸化シリコンからなる絶縁層104の露出部分を、例えば緩衝フッ化水素(HF)を用いて除去し、窓領域108を形成する。その後に、第2b図に示すようにゲート

っ化炭素(CF4)をプロセスガスとして使用するプラズマエッチング法によってエッチングする。 多結晶シリコン暦112の残存部分は、ゲート絶 緑暦110がエッチングされている間のエッチン グに対する保護膜として利用される。

第2d図に於て、例えばウェハを酸素の中で約0.5~2時間、約1000~1100℃に加熱することによって、該ウェハの上に二酸化シリコン暦120が形成される。ここで重要なことは、ゲートを構成する多結晶シリコン暦112の上に形成される二酸化シリコン暦120の部分が、多結晶シリコン暦112の不純物濃度が高いことによって、約1000~3000歳の厚さ、即ちN型エピタキシャル暦102の上に形成される二酸化シリコン暦120の部分の約2倍の厚さを有することである。

 エピタキシャル暦102にP領域114を形成する。次に、このウェハに酸素または窒素雰囲気の中で約4~12時間、約1100~1200℃の温度で拡散処理を行なうことによって、図示するよう研索を拡散させる。この拡散処理の際に、二酸化シリコン暦120の厚さが増加する。

次にこのウェハに、約50~150keVの注入エネルギで約5×10 14 ~5×10 15 イオン/ 24 25 $^{$

第2 e 図に於ては、ウェハにふっ化水素(HF)をエッチングガスとするエッチングを行なうことにより、N型エピタキシャル層102の上に形成された二酸化シリコン層120の部分を除去する。

ゲート112の上に形成された二酸化シリコン暦 120の部分は、N型エピタキシャル層102の 上に形成された二酸化シリコン層120の部分の 約2倍の厚さを有するので、このエッチングはマ スクを使用することなく行なうことができ、かつ N型エピタキシャル層102の上の二酸化シリコ ン暦120の部分は、多結晶シリコンからなるゲ ート112の上の二酸化シリコン層120の部分 を除去することなく除去することができる。

第21図に於ては、酸化物からなる絶縁層104、またはゲート112によって被覆されていない活性領域の部分が異方性エッチング剤を用いてエッチングされる。周知のように、シリコンに異方性エッチングを行なうエッチング剤としては、例えば水酸化カリウム(KOH)のように多数のものがある。水酸化カリウムはシリコンを非優先物よりも優先軸に沿って非常に高速度でエッチングするので、N型エピタキシャル層102に満118が形成される。満118の深さは、一般に絶縁層104及び二酸化シリコン層120の開口部

の幅によって1~104である。

第2 h 図に関して、例えばアルミニウムまたはその合金からなる金属層 1 2 2をウェハの上に被替し、電気接点として使用する。本発明の実施例に於ては、金属層 1 2 2 は約1乃至3ミクロンの厚さを有し、公知の真空蒸替法を用いて被替される。次に、例えばフォトレジストをパターニングしかつ酢酸、硝酸及び燐酸の溶液によって金属層 1 2 2 の3 の3 の3 が 2 2 にパターンを形成する。金属層 1 2 2 の残存部分が N + ソース領域 1 1 6 及

び114へのオーム接点を形成することにより、 他の構成要素または外部リード線及びゲート11 2と接続させることができる。

第2h図はDMOSトランジスタの構造を示す。 ゲート112の電圧が前記トランジスタの関値電 圧よりも大きくなると、電流が金属層122から N⁺ ソース領域116、チャネル領域123、N 型エピタキシャル圏102、N型基圏100を通 過してN型基層100の底部にあるドレイン接点 (図示せず)へ流れる。

第2 h 図のトランジスタは2個の独立したゲート構造と4つのチャネルを有するように図示されているが、ゲート112は第2 h 図の断面の外側に於てまたは金属圏122によって一体的に連結されている。P領域114及びN⁺ソース領域116が同様に連結されている。

本発明の別の実施例に於ては、第2 b 図のゲート構造を形成した後にウェハにP型イオン注入法を行なってP領域114を形成する代りに、第3 a 図に示すように、ウェハにN型イオン注入法を

(1行余白)

行なってN⁺ ソース領域116を形成する。次に、例えば水酸化カリウム(KOH)溶液を用いてウェハに異方性エッチングを行ない、溝118を形成する。更に、このウェハにP型イオン往入領域116を形成する。上述したように、この処理にかけるで形成する。上述したように、この処理にかけるで入量はN⁺ ソース領域116をカウンを付ってするには不十分である。次に、多結晶シリコン暦112の上に二酸化シリコン暦112の上に二酸化シリコン暦112の上に二酸化シリコン暦112の上に二酸化シリコンを形成すると共に、前述の実施例と同様にウェハの上に金属圏122を被替する。

本発明の更に別の実施例に於ては、異方性エッチング剤を用いてN型エピタキシャル層102に完全なV満をエッチングする代りに、第4a図に示すように平坦な底部を有するV満をN型エピタキシャル層102にエッチングする。このような平坦な底部を有するV満は、完全なV満が形成される前にウェハを異方性エッチング剤から取除く

溝に接続させて該溝の一側部に配置されている。

同様に、第4 C図のトランジスタはV満に接続された単一のゲート領域112′と単一のソース領域116′とを有する。また、第4 C図に示すように、基層100に形成されたドレイン領域130によって横型DMOSトランジスタが形成される。このような構造は、エピタキシャル層に形成することもできる。

第2h図、第4a図乃至第4c図には、トランジスタの上に接点の幅が記載されている。一般的なセルの寸法を幅35ミクロンとし、従来クロンとを編35ミクロンとし、従来のの寸法を幅35ミクロンとして、従来のの接点のように幅12ミクロの接点を有するとすれば、本発明によればが83頃をはないのように対して、31/35)2即ちまくの場合には、正方形セルのトランジスタを10の寸法に対して(31/35)2即方ミクロン対1225平方ミクロン対1225平方さる。

ことによって形成される。平坦な底部を有する満は溝の底部に存在する電場を最小とするために適しており、それによって本体領域114とN型エピタキシャル層102との間の低破壊電圧を防止することができ、かつ良好なオーム接点を得るために、ソース接点としての金属層122をV溝内に均一に被着させることができる。

等方性ウェットエッチング技術またはプラズマエッチング技術を用いることによっても、第4a 図に示す形状と概ね類似の形状を有する領域をエッチングすることができる。第4a図示のデバイスの作用は第2h図示のデバイスの作用と同一である。

第4 b 図及び第4 c 図には、本発明の別の実施 例によるトランジスタが示されている。

第4 b 図のトランジスタに於ては、第2 a 図乃 至第2 h 図及び第4 a 図の実施例のように2個の ソース領域116と2個のゲート領域112を使 用する代りに、単一のソース領域116′と単一 のゲート領域112′とが平坦な底部を有するV

同様に、第2 h 図及び第4 c 図に示す接点の場合には、トランジスタの面積をもとの大きさの(29/35)² 即ち66.1%(841平方ミクロン対1225平方ミクロン)まで減少する。

周知の様に、例えば第1b図に示す従来のDM OSトランジスタの場合に、急激に変化するドレ イン電圧によってソース60の下のトランジスタ の本体領域57に第16図に示すような横方向の 電流の流れが生じる。この動作は本体ードレイン 接合容量を充電するのに必要な変位電流によって 起こる。この電流【にソースの下の本体領域の抵 抗Rを掛けて0.6ポルト(V=1×R)を超え る場合には、ソース領域116と本体領域114 とエピタキシャル層102とによって形成される 寄生バイポーラトランジスタにバイアスがかかり、 DMOSトランジスタの破壊特性が大きく変化す る。本発明によれば、ソースの下の本体領域の横 方向の寸法が減少するので、本発明によるDMO Sトランジスタは急激に変動するドレイン電圧に 対する感度が低くなっている。本発明の実施例に

於てはソース領域の長さが3万至5ミクロンであるのに対し、第1b図の従来技術によるDMOSトランジスタの場合は6万至8ミクロンである。

ソースの下の本体領域の抵抗が低くなると、寄生バイポーラトランジスタをターンオンしまたはDMOSトランジスタに於てシリコン制御整流器(SCR)をラッチアップさせるのに必要なフラッシュ放射線量が増加する。第2h図に於てソース領域116、本体領域114、及びN型エピタキシャル圏102及び第2の本体領域114′が寄生PNPトランジスタを形成する。寄生NPNトランジスタを形成する。寄生NPNトランジスタを形成する。寄生NPNトランジスタを形成する。

周知のようにプラッシュ放射は複数対の空腔を発生させる核現象の結果である。これによってソースの下の本体領域に電流が流れ、かつ寄生パイポーラトランジスタがターンオンされまたはシリコン制御整流器がラッチアップされると共に、急

ングプレティン (Engineering Bulletin) EB103 に掲載されたアルシャーニック (Al Pshaenich) 著の「The HOS SCR,ア・ニュー・サイリスタ・テ クノロジ」(The HOS SCR, A New Thyristor Tech nology) に詳細に記載されている。絶縁ゲートト ランジスタについては、1984年 6月発行のIEEE・ トランスアクションズ・オン・エレクトロン・デ バイシズ(IEEE Transactions on Electron Devi ces)第ED-31 巻No.6に掲載されたビー・ジェー・ バリガ等 (B. J. Baliga) 著の「デ・インシュレ イテッド・ゲート・トランジスタ: ア・ニュ ー・スリーーターミナル・MOS-コントロール ド・バイポーラ・パワー・デバイス」(The Insu lated Gate Transistor: A New Tree-Terminal HOS-Controlled Bipolar Power Device)に記載さ れている。このように、本発明は特許請求の範囲 に記載された技術的範囲に於て様々な変形及び変 更を加えることができる。

4. 図面の簡単な説明

第1a図乃至第1c図は従来技術によるDMO

激に変化するドレイン電圧の結果として上述の問題が発生する。

以上本発明を特定の実施例に基づいて詳述したが、本発明の技術的範囲から逸脱することなく様々な変形または変更を加えて実施し得ることは当業者にとって明らかである。

例えば、V字溝型の接点はDMOSトランジスタ以外のデバイス、例えば従来のDMOSトランジスタ、ダイオードまたは他の基層に形成されたデバイスに使用することができる。更に、本発明を利用してP型チャネルまたはN型チャネルを用いてトランジスタを形成することができる。また、トランジスタのゲートは多結晶シリコンの他に金属またはケイ化物であっても良い。

本発明による方法は、DMOSトランジスタの他にMOSゲートシリコン制御整流器及びMOSゲート絶縁ゲートトランジスタの製造に使用することができる。MOSゲートシリコン制御整流器については、1982年モータローラ・インコーポレイテッド(Hotorola、Inc.)発行のエンジニアリ

Sトランジスタの断面図である。

第2a図乃至第2h図は本発明による方法の第 1実施例の各過程に於けるDMOSトランジスタ の断面図である。

第3 a 図乃至第3 c 図は本発明による方法の第2 実施例の各過程に於けるDMOSトランジスタの断面図である。

第4a図乃至第4c図は、本発明による電気接点の他の実施例の断面図である。

10…トランジスタ 12d…N⁺ ドレイン

12g…ゲート 12s…N⁺ ソース

14…N型基圈 16…P領域

18…ゲート絶縁層 22、24…金属接点

54…N領域 56…P⁺ 領域

57…P領域 58、60…N⁺ 領域

62、64…絶縁層 66、68…ゲート

70…金属接点 100…N型基層

102…N型エピタキシャル層

104…絶縁窟 108…窓領域

特開昭62-23171 (8)

図園の浄雪(内容に変更なし)




FIG. Ia FIG. 1b







FIG. Ic










FIG.3a

110…ゲート絶縁層

112、112′…多枯晶シリコン層、ゲート

114、114' ··· P領域、本体領域

116、116′ …ソース領域

118…満

120…二酸化シリコン層


122…金属層 123…チャネル領域


130…ドレイン領域


特許出願人 シリコニックス・


インコーポレイテッド

代 理 弁理士 大島 陽









特開昭62-23171 (9)

(方 式)

手 続 補 正 趣

昭和61年6月24日

特許庁長官 宇賀 遺郎 殿



1. 事件の表示

昭和61年特許願第065571号

2. 発明の名称

電気接点とその製造方法とその電気接点を 使用するトランジスタ

3. 補正をする者

事件との関係 特許出願人

名称 シリコニックス・インコーポレイテッド

4. 代 理 人

〒 102 東京都千代田区飯田橋1-8-6 居 所

> 渋澤ビル 電話 262-1761

氏 名 (8926) 弁理士 大 島



5. 補正命令の日付

昭和61年5月7日(発送日昭和61年5月27日)

- 6. 補正により増加する発明の数
- 7. 補正の対象 図面
- 8. 補正の内容 別紙の通り



手続補正 魯(自発) 昭和61年6月30日

特許庁長官 宇 賀 道 郎 殿

FIG. 3b

FIG. 3c

FIG. 4 a

FIG. 4b

FIG. 4c

1. 事件の表示

100

昭和61年特許願第065571号

2. 発明の名称

トランジスタとその製造方法(補正後)

3. 補正をする者

事件との関係 特許出願人

名 称 シリコニックス・インコーポレイテッド

4. 代 理. 人

居 所 〒 102 東京都千代田区飯田橋1-8-6 渋澤ピル 電話 262-1761

(8926) 弁理士 大 島 陽 一 氏 名



- 5. 겖正命令の日付 白 発
- 6. 補正により増加する発明の数 5
- 7. 袖正の対象 明細菌の発明の名称の間、特許請求の範囲の間、 発明の詳細な説明の欄、図面の簡単な説明の欄、 及び図面
- 8. 補正の内容 別紙の通り



(補正の内容)

(1) 明細魯第1頁第3行から第4行の発明の名 称を

「トランジスタとその製造方法」と訂正する。

- (2) 同第1頁第6行から第5頁第11行の特許 請求の範囲を別紙の通り訂正する。
- (3)同第21頁第7行

「・・・れる。」の後に

「ドレイン領域130には、金属接点131が 電気的に接続されている。」を加入する。

(4)同第27頁第7行

「130・・・ドレイン領域」の後に

「131・・・金属接点」を加入する。

- (5)図面の第1a図、第1b図、第1c図、第 2 h 図、第4 a 図、第4 b 図及び第4 c 図を添付 の通り訂正する。
- (第2a図、第2f図、第2g図、第3a図、第 3 b 図及び第3 c 図は変更なし。)

(特許請求の範囲)

(1) 第1の比抵抗を有する第1半導体領域と、 前記第1の比抵抗とは反対の第2の比抵抗を有 し、前記第1の半導体領域内に形成された第2領 域と、

前記第1の比抵抗を有し、前記第2領域内に形 成された第3領域と、

前記第3領域と前記第2領域の少なくとも部分 とを貫通し、平坦な底部を有する溝と、

前記第2領域と第3領域とに電気的に接続する 前記満内に設けられた導電材料層と、

前記第2領域の部分の上方に形成された絶縁層 ٤,

前記絶縁層の上方に形成されたゲート とからなることを特徴とするトランジスタ。 (2)ゲートが多結晶シリコンからなり、かつ絶 **緑層が二酸化シリコンからなることを特徴とする** 特許請求の範囲第1項に記載のトランジスタ。 (3)ゲートが多結晶シリコンからなり、かつ絶 縁層が窒化シリコンからなることを特徴とする特

ンジスタ。

る特許請求の範囲第1項に記載のトランジスタ。 <u>(6)第1の比抵抗を有する半導体材料からなる</u> 第1領域にゲートを形成する過程と、

許請求の範囲第1項に記載のトランジスタ。

(4) 絶縁層が更に二酸化シリコンからなること

を特徴とする特許請求の範囲第3項に記載のトラ

<u>(5)ゲートが</u>ケイ化物からなることを特徴とす

前記第1領域内に前記第1の比抵抗とは反対の 第2の比抵抗を有する第2領域を形成する過程と、 前記第2領域内に前記第1比抵抗を有する第3 領域を形成する過程と、

前記第3領域と前記第2領域の少なくとも部分 とを貫通しかつ平坦な底部を有する溝を前記半導 体材料内にエッチングする過程と、

前記満内に前記第2領域及び第3領域との電気 接点を形成するべく導電材料層を被替させる過程 <u>とからなることを特徴とするトランジスタ製造</u> 方法。

(7)半導体材料がシリコンであり、かつ第3額

<u>域に先に形成された二酸化シリコンをフッ化水素</u> 溶液で除去した後に満をエッチングすることを特 徴とする特許請求の範囲第6項に記載のトランジ スタ製造方法。

(8)ゲートを半導体材料の第1表面に形成し、 かつ前記第1表面に第1領域と接する導電材料を 形成することを特徴とする特許請求の範囲第6項 に記載のトランジスタ製造方法。

(9)第1領域、第2領域及び第3領域がそれぞ れトランジスタのドレイン、本体及びソースとし <u>て形成されることを特徴とする特</u>許請求の範囲第 6項に記載のトランジスタ製造方法。

<u>(10)トランジスタがDMOSトランジスタで</u> あることを特徴とする特許請求の範囲第6項に記 <u>戦のトランジスタ</u>製造方法。

(11)第1の比抵抗を有する半導体材料からな <u>る第1領域の上面にゲートを形成する過程と、</u>

前記第1の比抵抗とは反対の第2の比抵抗を有 し、前記第1領域の上面まで延長する第2領域を 前記第1領域内に形成する過程と、

前記第1の比抵抗を有し、前記第1領域の上面 まで延長する第3領域を前記第2領域内に形成す る過程と、

前記第3領域と前記第2領域の少なくとも部分 <u>とを貫通する溝を前記半導体材料内にエッチング</u> する過程と、

前記溝に前記第2領域及び第3領域への電気接 点を形成し、かつ前記上面に前記第1領域への電 気接点を形成するように、前記溝内と前記第1領 域の上面の少なくとも部分上とに導電材料層を被 **賛させる過程**

とからなることを特徴とするトランジスタ製造 方法。

(12) 満内の導電材料が上面に於ける第1領域 への電気接点を形成する導電材料と接触しないよ うに導電材料層をパターン形成することを特徴と する特許請求の範囲第11項に記載のトランジス 夕製造方法。

(13)第1の比抵抗を有し、かつ上面を備える 半導体材料からなる第1領域と、

前記第1の比抵抗とは反対の第2の比抵抗を有し、前記第1領域の上面まで延長するように前記第1領域内に形成され、トランジスタの本体領域として機能する第2領域と、

前記第1の比抵抗を有し、前記第1領域の上面 まで延長するように前記第2領域内に形成され、 トランジスタのソースとして機能する第3領域と 前記第3領域と前記第2領域の少なくとも部分 とを貫通するように形成された満と、

とからなることを特徴とするトランジスタ。 (14)第2領域の上面に形成されたゲートの電圧に対応して、第1領域と第3領域との間に電流が流れるようになっていることを特徴とする特許 請求の範囲第13項に記載のトランジスタ。

して形成されることを特徴とする特許請求の範囲 第15項に記載のトランジスタ製造方法。

(17)第1の比抵抗を有する半導体材料からなる第1領域にゲートを形成する過程と、

<u>前記第1の比抵抗を有し、かつ前記第1領域の</u> 不純物濃度よりも大きい不純物濃度を有する第2 領域を前記第1領域内に形成する過程と、

<u>前記第2領域と前記第1領域の少なくとも部分</u> とを貫通する溝をエッチングする過程と、

前記エッチング過程の後に前記第1の比抵抗とは反対の第2の比抵抗を有し、前記隣の底部の下方に延長し、かつトランジスタのソースとして機能する前記第2領域を被包してトランジスタの本体として機能する第3領域を形成する過程

<u>とからなることを特徴とするトランジスタ製造方法。</u>

(18) 満内にソース及び本体のリード線として 機能する導電材料を形成する過程からなることを 特徴とする特許請求の範囲第17項に記載のトラ ンジスタ製造方法。 (15)第1の比抵抗を有する半導体材料からな る第1領域にゲートを形成する過程と、

前記第1領域内に前記第1の比抵抗とは反対の 第2の比抵抗を有する第2領域を形成する過程と、 前記第2領域内に前記第1の比抵抗を有する第 3領域を形成する過程と、

前記第2領域及び第3領域と前記第1領域の少なくとも部分とを貫通する満をエッチングする過程と、

前記第2の比抵抗を有する不純物を前記半導体 材料内に追加し、前記構が前記第1領域と接続しないように前記第2領域を前記溝の底部の下方に 延長させる過程と、

前記満に於て前記第2領域及び第3領域と電気 的に接続する導電材料層を前記満内に形成する過程

<u>とからなることを特徴とするトランジスタ製造</u> 方法。

(16)第1領域、第2領域及び第3領域がそれ ぞれトランジスタのドレイン、本体及びソースと

(19)第1の比抵抗を有する半導体材料からな る第1領域を設ける過程と、

前記第1領域内に前記第1の比抵抗とは反対の 第2の比抵抗を有する第2領域を形成する過程と、 前記第2領域内に前記第1の比抵抗を有する第 3領域を形成する過程と、

<u>前記第3領域と前記第2領域の少なくとも部分</u> とを貫通する溝をドライエッチング技術を用いて エッチングする過程と、

前記第1領域、第2領域及び第3領域がそれぞれドレイン、本体及びソースとして機能するトランジスタに於てソース及び本体のリード線として機能するように前記第2領域及び第3領域を電気的に接続し、導電材料を前記満内に形成する過程

<u>とからなることを特徴とするトランジスタ製造</u> 方法。

(20) 満をエッチングする過程がプラズマエッチング技術により行なわれることを特徴とする特許請求の範囲第19項に記載のトランジスタ製造方法。

(21) 満の縁部をゲートの縁部により郭定する ことを特徴とする特許請求の範囲第19項に記載 のトランジスタ製造方法。

(22)第1の比抵抗を有する半導体材料からなる第1領域を設ける過程と、

前記第1領域内に前記第1の比抵抗とは反対の 第2の比抵抗を有する第2領域を形成する過程と、 前記第2領域内に前記第1の比抵抗を有する第 3領域を形成する過程と、

<u>前記第3領域と前記第2領域の少なくとも部分とを貫通する溝を等方性エッチング技術によりエッチングする過程と、</u>

前記第1領域、第2領域及び第3領域がそれぞれドレイン、本体及びソースとして機能するトランジスタに於てソース及び本体のリード線として機能するように前記第2領域及び第3領域を電気的に接続する導電材料を前記溝内に形成する過程とからなることを特徴とするトランジスタ製造方法。

(23) 溝の縁部をゲートの縁部により郭定する

<u>ことを特徴とする特許請求の範囲第22項に記載のトランジスタ製造方法。</u>





FIG. la








FIG. Ic













1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-192240

(43)Date of publication of

09.08.1988

application:

(51)Int.CI.

H01L 21/318

(21)Application

62-023171

(71)

MITSUBISHI ELECTRIC CORP

number:

(22)Date of filing:

03.02.1987

Applicant: (72)Inventor:

MITARAI GORO


SATSUMA KAZUMASA

(54) **SEMICONDUCTOR DEVICE**

(57) Abstract:

PURPOSE: To inhibit the generation of cracks at the end section of the interface of an SiN film and an SiO2 film, and to prevent the intrusion of water by applying an elastically deformed film just under the end section of an overcoat film consisting of SiN.

CONSTITUTION: An elastically deformed film 10 is applied between an silicon nitride (SiN) film 7 and an SiO2 film 4. When a PCT test is conducted at that time, large stress is applied to the surface of a chip by the swelling of a molding resin surrounding the periphery of the semiconductor chip. Consequently, large stress is applied onto the interface of the SiN film 7 and the SiO2 film 4 having the large difference of thermal expansion coefficients, but stress is relaxed because the Al film 10 formed on the interface is deformed elastically, thus generating no crack. Accordingly, the intrusion of water from the interface section is also prevented.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office